Вакансия из Hirify Global, списка международных tech-компаний Для мэтча и отклика нужен Plus
Пожаловаться
Зарплата и рынок
ЗП не указана
На похожих ролях по рынку
$161к$181кмедиана$206к
50 в выборке
На СНГ рынке: $1.9к/мес ($1.8к - $3к)
82
Хорошая вакансия
развернуть
Чётко описанная позиция ведущего FPGA-инженера в продуктовой компании предполагает работу с устройствами Agilex и взаимодействие с R&D и крупными заказчиками, но зарплата не указана, а требование от 10 лет опыта заметно сужает круг подходящих специалистов.
Кликните для подробной информации
Зарплата не указанаАктуальный стекПонятные задачиРабота над продуктом
Оценка от Hirify AI
Мэтч & Сопровод
Для мэтча с этой вакансией нужен Plus
Подключить Plus
Описание вакансии
Текст:
Hirify AI/Оригинал
TL;DR
Staff Application Engineer (FPGA): Enabling next-generation designs across Agilex FPGA device families through customer escalations, reference designs, technical training, and collaboration with R&D and application teams with an accent on RTL-based design flows, FPGA/ASIC methodologies, and timing closure. Focus on solving complex system-level issues, improving customer designs, and communicating technical trade-offs across international teams.
Location: Penang, Malaysia
Company
hirify.global develops Agilex FPGA device families and related design technologies.
What you will do
Handle key customer escalations from technical analysis through resolution.
Work with field teams and distributors to improve customer designs, products, and customer experience.
Participate in development projects with R&D and application design teams across sites and organizations.
Generate technical collateral and reference designs for Agilex device families.
Develop and deliver training materials covering new features and design methodologies.
Propose and apply relevant industry approaches, algorithms, and engineering practices.
Requirements
BS, MS, or PhD in Electronics, Electrical, or Software Engineering.
At least 10 years of relevant experience in architecture, design, or implementation for 5G and DSP systems.
Strong knowledge of RTL-based design flows and the FPGA or ASIC design process and tool flow.
Intermediate-to-advanced understanding of timing closure and design methodologies using Quartus.
Ability to solve complex system-level issues and communicate technical options, trade-offs, and impact clearly.
Ability to collaborate with multiple teams across sites and domains under variable workloads.
Nice to have
Experience contributing to industrial standards, such as driving a new IEEE standard.
Culture & Benefits
Regular full-time position.
Shift 1 under the Malaysia work schedule.
Collaborative environment involving international and cross-organizational teams.
Будьте осторожны: если работодатель просит войти в их систему, используя iCloud/Google, прислать код/пароль, запустить код/ПО, не делайте этого - это мошенники. Обязательно жмите "Пожаловаться" или пишите в поддержку. Подробнее в гайде →