Роль четко определена с ясным акцентом на верификацию UVM в продуктовой компании, но отсутствие информации о зарплате является недостатком.
Кликните для подробной информации
Зарплата не указанаЧеткие обязанностиПродуктовая компанияУдаленная работа доступна
Оценка от Hirify AI
Мэтч & Сопровод
Покажет вашу совместимость и напишет письмо
Создать профиль и узнать мэтч
Описание вакансии
#UVM #RTL #ASIC #FPGA #С #Verilog #SystemVerilog
UVM Verification Engineer
Компания: YADRO
Страна: РФ, РБ
Формат занятости: удаленка, гибридный, офис: Москва, Санкт-Петербург, Нижний Новгород, Екатеринбург, Минск
З/П: от 150 000 до 400 000 gross (зависит от грейда)
Должностные обязанности:
• Разработка и реализация верификационных планов.
• Разработка, интеграция и поддержка автоматизированных тестовых окружений на UVM для IP/SoC.
• Подключение, конфигурация и использование готовых VIP для стандартных интерфейсов.
• Создание тестовых сценариев, тестов и системных стимулов для функционального тестирования.
• Написание SVA и функционального покрытия, анализ результатов.
• Интеграция модульных сред на системный уровень, постановка и поддержка регрессионного тестирования.
• Локализация и анализ ошибок на всех уровнях (от блока до системы) в сотрудничестве с командами разработки.
• Взаимодействие с архитекторами, RTL-инженерами и программистами для обеспечения качества продукта.
Знание/опыт:
Мы ждем от кандидата:
• Опыт работы от 2 лет в области верификации цифровых схем или разработки RTL, включая академический опыт.
• Хорошее знание Verilog/SystemVerilog и практический опыт построения тестовых окружений.
• Опыт с RTL-симуляторами (VCS, Xcelium, QuestaSim).
• Опыт работы в Linux-окружении и с системами контроля версий (Git).
• Навыки написания и отладки скриптов для автоматизации задач (Python/Perl/Tcl/Shell).
• Понимание основ цифровой схемотехники и принципов функциональной верификации.
• Знание английского языка на уровне чтения технической документации и умения вести переписку на технические темы.
Будет плюсом:
• Опыт работы с высокоскоростными интерфейсам (1G Ethernet, PCIe, SATA, USB, DDR3) и/или VIP для них.
• Использование формальной верификации.
• Умение работать с FPGA Xilinx.
• Знание языков программирования С/С++ или ASM.
• Знания в области цифровой обработки сигналов (DSP).
• Опыт работы с DPI.
• Знакомство с современными AMBA-интерфейсами (AXI4/5, AHB, AXI-Lite, AXI-Stream).
• Знакомство с PyUVM, cocotb.
• Понимание пирамиды тестирования, стратегии покрытия.
• Опыт работы с Jira и Confluence.
Условия труда:
-
Контакты:
Подробнее о вакансии и откликнуться тут
Контакт для связи:
Показать контакты
_______________
Подписаться на вакансии: @rabotaembedded
Прислать вакансию: @EmbeddedWorkBot
Наш чат: @proembedded https://t.me/oLolsBot?start=502092094
Будьте осторожны: если работодатель просит войти в их систему, используя iCloud/Google, прислать код/пароль, запустить код/ПО, не делайте этого - это мошенники. Обязательно жмите "Пожаловаться" или пишите в поддержку. Подробнее в гайде →
Текст вакансии взят без изменений
Источник - Telegram канал. Название доступно после авторизации